Transistor Transistor Logic क्या है ? | TTL

Table of Contents

ट्रॉजिस्टर-ट्रॉजिस्टर लॉजिक | Transistor-Transistor Logic-TTL

सीमित गति (limited speed) होने के कारण DTL अब प्रयोग क्षेत्र से बाहर (obsolete) हो गया है तथा इसके स्थान पर एक अन्य लॉजिक परिवार Transistor Transistor Logic (TTL) का व्यापक प्रयोग किया जाता है। DTL में धीमी गति का मुख्य कारण आउटपुट ट्रांजिस्टर के बेस पर संग्रहित आवेश का धीमी गति से (slow removal of stored base charge) हटना है। click here to read this article in English

टेक्सास इन्स्टुमेन्टस द्वारा सन् 1964 में TTL परिवार की 7400 श्रेणी introduce करायी गयी। इस TTL श्रेणी में अनेक प्रकार की SSI तथा MSI चिप्स उपलब्ध हुए जिनके द्वारा लगभग सभी प्रकार के डिजिटल परिपथ बनाये जा सकते हैं।

Totempole ‘AND’ गेट

चित्र में एक TTL NAND गेट प्रदर्शित किया गया है। इस परिपथ में, DTL परिपथों में प्रयोग किये जाने वाले इनपुट डायोड के स्थान पर मल्टी- एमिटर प्रणाली (multiple emitter configuration) प्रयुक्त की गई है जिसके कारण उच्च स्विचिंग गति (high switching speed) प्राप्त होती है। TTL 7400 श्रेणी की multiple emitter प्रणाली एक विशेषता (specialty) है।

चित्र में प्रदर्शित परिपथ में ट्रॉजिस्टर T₁ का प्रत्येक एमिटर एक डायोड की भाँति कार्य करता है अतः ट्रांजिस्टर T₁ तथा 4K ओहम प्रतिरोध एक 2 इनपुट NAND गेट की भाँति कार्य करते हैं। TTL NAND गेट की आउटपुट स्टेज प्रायः टोटेम-पोल (totem pole ) स्टेज कहलाती है क्योंकि आउटपुट भाग के तीन कम्पोनेन्ट, एक NPN ट्रांजिस्टर तथा डायोड D परस्पर श्रेणी में संयोजित हैं। इस प्रकार की आउटपुट स्टेज TTL युक्तियों की विशेषता है। Totem-pole आउटपुट स्टेज में कोई एक ट्रांजिस्टर T₃ अथवा T₄ अवश्य ON रहता है। जब T₃ ‘ON’ होता है तब आउटपुर HIGH होती है तथा T₄ ‘ON’ होने पर आउटपुट LOW होती है।

TTL ‘NAND’ गेट का प्रचालन | Operation of TTL ‘NAND’ Gate in Hindi

जब दोनों इनपुट A तथा B, HIGH (logic 1 ) होती हैं तब ट्रांजिस्टर T₁ में कोई एमिटर धारा नहीं प्रवाहित होती परन्तु इसका बेस-कलेक्टर जंकशन फारवर्ड बायस में होता है अतः यह, ट्रॉजिस्टर T₂ के बेस को धारा सप्लाई करता है जिसके फलस्वरूप ट्रॉजिस्टर T₄ के बेस को धारा प्राप्त होती है। अतः T₄ में चालन होगा तथा आउटपुट प्राप्त होगी। ध्यान दीजिये कि T₂ का कलेक्टर LOW होगा तथा T₃ कट आफ हो जायेगा। जैसे ही T₄ सेचुरेशन की स्थिति में आयेगा इसकी आउंटपुट LOW (0) हो जायेगी क्योंकि सेचुरेशन में T₄ के कलेक्टर की वोल्टेज लगभग एमिटर वोल्टेज के बराबर होती है।

जब इनपुट A अथवा B, LOW (logic 0) होती है तब T₁ में बेस एमिटर धारा प्रवाहित होगी तथा ट्रांजिस्टर T₂ ग्राउन्ड हो जाने के कारण कट आफ हो जायेगा। अतः ट्रांजिस्टर T₂ का कलेक्टर HIGH हो जायेगा एवं T₃ में चालन होगा तथा T₄ कट-आफ हो जायेगा। इस प्रकार पुनः एक आउटपुट प्राप्त होगी। ध्यान दीजिये कि T₂ का कलेक्टर HIGH (लगभग V_cc के तुल्य) हो जायेगा। बिन्दु X पर विभव का मान V_cc से कुछ कम (V_cc– Voltage drop at 100 ohm, T₃, and diode D) होगा। चूँकि यह सभी वोल्टेज ड्राप बहुत कम हैं अतः बिन्दु X पर आउटपुट HIG logic 1 ) होगी। इस प्रकार TTL NAND गेट से दोनों स्थितियों में निम्न प्रकार आउटपुट प्राप्त होती है।

A	B	Y
1	1	0
0	1	1
1	0	1
0	0	1

(i) जब दोनों इनपुट HIGH हैं तब आउटपुट LOW होती है।
(ii) जब कोई भी इनपुट LOW है तब आउटपुट HIGH होती है।

परिपथ में डायोड D का कार्य दोनों ट्रांजिस्टर T₃ तथा T₄ को एक साथ ON होने से रोकना है। क्योंकि यदि दोनों ON होते हैं तब यह सप्लाई के लिये निम्न प्रतिबाधा पथ उत्पन्न करेंगे जिसके कारण अत्यधिक धारा प्रवाहित होगी और आउटपुट में large noise, Spikes उत्पन्न होगी।

TTL पैरामीटर्स | Parameters of Transistor Transistor Logic

Fan Out	10
Noise margin	0.4V
Propagation delay	7-10nsec
Power Dissipation	10 mW
Power Supply Voltage	+5V

TTL के गुण

Multiple Emitter Transistor अन्य लॉजिक परिपथों में संयोजित डायोड, प्रतिरोध एवं ट्रॉजिस्टरों को प्रतिस्थापित (replace) करता है। इस प्रकार युक्ति का आकार छोटा हो जाता है जिससे मूल्य कम हो जाता है तथा IC चिप पर अन्य फंकशन भी डिजाइन किये जा सकते हैं। मूल्य कम होने के अतिरिक्त TTL के अन्य गुण, उच्च प्रचालन गति (high operating speed) तथा उच्च fan out है।

Wired – AND TTL gate

Wired-AND प्रचालन में कुछ गेट्स (gates) की आउटपुट परस्पर संयोजित (tied together) कर दी जाती है। इस संयोजन से AND प्रचालन प्राप्त होता है तथा एक अतिरिक्त लॉजिक फंकशन उपलब्ध होता है। चित्र में माना गेट-1 की आउटपुट ‘X’ निम्न (low) है तब गेट-2 की आउटपुट Y कुछ भी क्यों न हो, आउटपुट V_o ‘LOW’ होगी। केवल, उस अवस्था में V_o, उच्च (high) होगी जब X तथा Y दोनों आउटपुट HIGH होंगी। यह एक AND ऑपरेशन है। इस प्रकार चित्र में प्रदर्शित परिपथ की आउटपुट Vo = X.Y

Open Collector TTL NAND gate

स्टेन्डर्ड TTL परिवारों में Totem-Pole आउटपुट ट्रॉजिस्टर प्रायः स्विचिंग गति(switching speed) सुधारने के लिये प्रयोग किये जाते थे। इस प्रकार के परिपथ में नीचे वाला ट्रॉजिस्टर (T₄) एक्टिव पुल-डाउन (active pull down) तथा ऊपर वाला ट्रॉजिस्टर (T₃) एक्टिव पुल-अप (pull up) उपलब्ध कराता है। दोनों स्थितियों में एक सक्रिय युक्ति (active device) अर्थात् ट्रॉजिस्टर आउटपुट पर संयोजित कैपेसिटर को चार्ज अथवा डिस्चार्ज करती है जिसके प्रभाव से स्विचिंग गति में सुधार होता है।

परन्तु Totem-Pole आउटपुट में एक गम्भीर दोष यह है कि इसमें एक से अधिक रेट की आउटपुट परस्पर समानान्तर में (Wired-AND) संयोजित नहीं की जा सकती। यदि दो या दो से अधिक TTL आउटपुट एक साथ संयोजित की जायें तथा एक आउटपुट HIGH तथा दूसरी LOW हो तब यह लगभग शार्ट सर्किट जैसा हो जायेगा तथा शक्ति व्यय (power dissipation) बहुत उच्च होगा। परन्तु Wired-AND सिस्टम ऐसी स्थितियों में बहुत महत्वपूर्ण हो जाता है जब अनेक TTL युक्तियों की आउटपुट ANDed करनी होती है। उदाहरणतः यदि 20 TTL युक्तियों की आउटपुट AND करने की आवश्यकता है तब Totem-pole युक्तियों को प्रयुक्त करने की स्थिति में 20- इनपुट AND गेट की आवश्यकता होगी।

उपरोक्त समस्या के निराकरण के लिये Open Collector Output के TTL गेट का डिजाइन किया गया। इस गेट में Totem Pole pair के केवल नीचे वाले (lower) ट्रांजिस्टर (T₄) का प्रयोग किया जाता है। चित्र में Open Collector TTL गेट प्रदर्शित किया गया है। परिपथ से स्पष्ट है कि ट्रांजिस्टर T₄ का कलेक्टर खुला (Open) है। इस प्रकार का गेट तब तक ठीक प्रकार कार्य नहीं करेगा जब तक कि आउटपुट से एक pull up प्रतिरोध संयोजित नहीं किया जायेगा।

Open Collector गेट्स का मुख्य गुण यह है कि उन्हें एक कॉमन पुल-अप (pull-up) प्रतिरोध की सहायता से परस्पर Wired किया जा सकता है अतः एक AND गेट की आवश्यकता नहीं होती।

चित्र में 3 NAND गेट्स की आउटपुट एक पुल-अप प्रतिरोध R की सहायता से + 5V से संयोजित है।

जब कोई एक अथवा सभी ट्रॉजिस्टर सेचुरेट होते हैं तब आउटपुट वोल्टेज का मान निम्न (low) हो जाता है। High आउटपुट प्राप्त करने की केवल एक विधि यह है कि सभी ट्रॉजिस्टर कट आफ पर हो तब pull-up प्रतिरोध आउटपुट वोल्टेज को ‘High’ पर पुल करेगा। दूसरे शब्दों में Open Collector युक्तियों की आउटपुट एक कामन pull-up प्रतिरोध से Wire करने पर स्वतः ही ANDing क्रिया सम्पन्न होती है। यह Wired-AND कहलाती है।

आशा है कि आपको यह लेख “transistor transistor Logic in Hindi” पसंद आया होगा। किसी भी प्रकार के सुझाव या प्रतिक्रिया के लिए आप कमेंट बॉक्स में आमंत्रित है। आप अपने सुझाव या प्रतिक्रिया हमें सीधे theinstrumentguru@gmail.com पर मेल भी कर सकते हैं। तकनीकी, इलेक्ट्रॉनिक्स और इंस्ट्रुमेंटेशन से संबंधित ऐसे और लेख पढ़ने के लिए। आप हमारा Android ऐप भी डाउनलोड कर सकते हैं। मोबाइल एप डाउनलोड करने के लिए यहां क्लिक करें।

ये भी पढ़ें